A Taiwan Semiconductor Manufacturing Company (TSMC), a maior fundição independente do mundo, utiliza projetos de chips feitos por empresas como Apple, Qualcomm e Huawei e fabrica o produto final. Uma equação permanece a mesma, não importa para qual cliente o TSMC esteja montando chips; quanto mais transistores dentro de um chip, mais poderoso e energeticamente eficiente ele é.
O nó do processo usado por uma fundição está relacionado ao número de transistores que cabem dentro de um espaço especificado, como um mm quadrado. Por exemplo, a densidade do transistor dos chips atualmente produzidos usando o processo de 7 nm (como AppleO A13 Bionic, a plataforma móvel Snapdragon 865 da Qualcomm e o chipset Kirin 990 5G da Huawei) são aproximadamente 100 milhões de transistores por mm quadrado. Que permite Apple encher 8.5 bilhões de transistores em cada So13 Biônico A13. Os novos chips de 5 nm que saem da linha de montagem este ano terão 171.3 milhões de transistores por mm quadrado, o que permitirá que o A14 Bionic de 5nm contenha 15 bilhões de transistores no interior. O desempenho dos novos chips aumentará de 10 a 15%, enquanto o consumo de energia diminuirá de 25% a 30%.
Os chips de 3 nm da TSMC terão uma densidade de transistor de quase 300 milhões de transistores por mm quadrado
A Lei de Moore, uma observação feita pelo co-fundador da Intel, Gordon Moore, na década de 1960, originalmente pedia que a densidade de transistores dobrasse a cada ano. Na década de 1970, ele revisou isso para todos os dias. Muitos pediram a revogação da “lei”, especialmente com taxas de densidade tão surpreendentemente altas. A Lei de Moore não foi respeitada perfeitamente, mas o conceito geral da observação ainda é válido.
A densidade de chips de transistor continua aumentando à medida que o nó do processo diminui
No momento, a TSMC e a Samsung estão correndo para completar as instalações para produzir chips de 3nm. Recentemente, ambas as fundições observaram que o surto de coronavírus está adiando seus prazos para esse nó do processo. De acordo com o WikiChip, os chips de 3nm da TSMC fornecerão uma 5% de aumento de desempenho enquanto consome 15% menos energia. E a densidade do transistor aumentará em 1.7 a apenas 300 milhões de transistores por mm quadrado. Surpreendente. Espera-se que a TSMC comece a produção de risco de chips de 3nm em 2021. Esses são pedidos de clientes dispostos a comprar os chips sem que eles sejam totalmente testados. A produção em volume começará no segundo semestre de 2022, com produção em massa possivelmente iniciando no ano seguinte. Um relatório recente afirmou que, devido à crise atual, a Samsung está adiando sua produção em volume de 3nm de 2021 para 2022.
TSMC e Samsung estão adotando abordagens diferentes para 3nm. O primeiro está usando os transistores FinFET para 3 nm. O design do FinFET ajuda a controlar o fluxo de corrente e tensão em um circuito. A Samsung está preparada para deixar o FinFET para a tecnologia MBCFET (FET de canais múltiplos, canal de efeito de campo com vários canais). Comparado com os atuais chips de 7nm empregados neste momento, o chip de 3nm da Samsung fornecerá um aumento de 35% no desempenho com 50% menos consumo de energia. O MBCFET usa uma nova tecnologia chamada Gate All Around (GAA), que torna os transistores menores e mais poderosos. Segundo um consultor, “a Samsung está à frente da TSMC no GAA em provavelmente 12 meses. A Intel provavelmente está dois a três anos atrás da Samsung”. Ryan Lee, vice-presidente de marketing de fundição da Samsung, disse: “O portão ao redor marcará uma nova era de nossos negócios de fundição”.
Mas antes que possamos sonhar com 3nm, há o lançamento de dispositivos rodando em chips de 5nm que ocorrerão ainda este ano. Se tudo correr como planejado, o 2020 5G Apple família iPhone 12 será o primeiro smartphones usar um chipset de 5 nm. Esses dispositivos devem ser revelados em setembro e lançados em outubro ou novembro. Os primeiros telefones Android que ostentam um chip de 5 nm serão a série Huawei Mate 40 (embora não contenha o Google Mobile Services).
