Chipsets de ponta para smartphones atualmente são produzidos usando o processo de 7 nm. Quanto menor esse número, maior o número de transistores que podem caber dentro de um chipset. Como comparação, o Snapdragon 855 SoC de 7nm é mais poderoso e eficiente em termos de energia do que o Snapdragon 835 de 10nm. E quando os telefones equipados com chips de 5nm começarem a ser lançados, talvez até o meio do próximo ano, eles serão mais poderosos e com eficiência de energia do que os atuais SoCs de 7 nm.
Poderíamos estar chegando ao fim da Lei de Moore, que é uma observação feita pelo ex-CEO da Intel, Gordon Moore. Moore notou que o número de transistores em um circuito integrado (CI) dobra a cada dois anos. Em 1965, Moore disse originalmente que a contagem de transistores em um CI continuaria dobrando a cada ano. Depois de uma década, ele revisou isso para a definição atual. Se você quiser impressionar, considere que os chips de 5nm terão 171.3 milhões de transistores por milímetro quadrado. E de acordo com a AnandTech, a Taiwan Semiconductor Manufacturing Company (TSMC), a empresa que realmente fabrica os chips projetados pela Apple, Qualcomm, Huawei e outros iniciaram o desenvolvimento do processo de 3nm.
“Na N3, o progresso do desenvolvimento da tecnologia está indo bem, e já estamos interagindo com os primeiros clientes na definição da tecnologia. Esperamos que nossos 3-nanômetro para ampliar ainda mais nossa posição de liderança no futuro. “- CC Wei, CEO e co-presidente da TSMC
Como os chips de 5nm ainda faltam 12 a 18 meses, o TSMC não discutirá quais serão as vantagens de 3nm sobre 5nm. Mas a fundição disse que analisou todas as opções possíveis de estrutura de transistor para seus clientes e acredita que sua solução atenderá aos requisitos dos clientes da TSMC. O fabricante do chip observa que 3nm é uma tecnologia completamente nova e não apenas uma versão aprimorada do processo de 5nm.
Em maio de 2018, a Samsung revelou que tem um roteiro para 3nm com a produção iniciando em 2022. A Samsung está encerrando o uso de sua tecnologia FinFET com o modo 3nm e apresentará seu design GAA (Gate-All-Around). Isso permitirá que os transistores sejam empilhados verticalmente em vez de apenas lateralmente.
A Lei de Moore ainda continuará além do processo de 3nm? Essa é a pergunta que, por enquanto, não podemos responder.
